背景資料
由於無線裝置的功率放大器，必須在高頻率下支援高功率的輸出，目前常用的像是砷化鎵(GaAs)等合成半導體元件，均以通用型CMOS邏輯晶片為基礎，從控制電路獨立出來成一顆晶片。倘若這些晶片功能可以整合到單一晶片，不僅能降低整體模組成本，還能加快業者採用無線元件以及像WiMAX與LTE等無線通訊標準的速度，例如。因此，電晶體需要與CMOS邏輯製程技術相容，藉此滿足WiMAX與其他無線通訊標準在功率放大器方面的各種規格要求。

技術挑戰
像是WiMAX等高頻率應用中使用的功率放大器，所需的輸出電壓規格已超過標準CMOS邏輯製程中電晶體的崩潰電壓。想要克服這項障礙並維持與CMOS製程技術的相容性，必須提高電晶體的崩潰電壓。因此，業者必須採用一種能降低汲極(drain)週圍電場的結構，因為電場有可能導致電晶體故障。此外，具備高崩潰電壓的結構會提高電晶體的導通電阻(on-resistance)(2)，以致難以在高頻率下達到令人滿意的效能。因此，任何解決方案都須同時提高崩潰電壓，以避免所增加的導通電阻。

新開發的技術
為克服後續衍生的問題，富士通開發一種新的電晶體結構，具有以下關鍵特性(如附圖1所示):
1. 電晶體的汲極(drain)週圍有一個 “輕微摻雜汲極(lightly doped drain)” (LDD)區域，覆蓋在閘極(gate)上。這種設計能降低水平延伸至汲極的電場，以及延伸至閘極氧化層(gate oxide layer)的電場，故能提高崩潰電壓。
2. 電晶體通道(transistor channel)中的雜質(dopant)，呈側面漸層分佈。這種模式能降低通道中汲極側的摻入雜質密度，進而限制了汲極電阻的提高幅度，此電阻是導通電阻(on-resistance)的主要來源。它亦降低水平延伸至汲極的電場，進而提高崩潰電壓。

要提高CMOS電晶體崩潰電壓，傳統的作法是拉大閘極(gate)與汲極(drain)之間的間距。這種新開發的技術比傳統方法更能有效抑制導通電阻，而且不必拉大間距。此外，這種新結構技術與3.3V I/O電壓的標準電晶體維持極高的相容性，因為它僅需要幾個額外的步驟，以生成LDD區域以及客制化通道區域。

結果
藉由採用45奈米製程技術，把新型電晶體技術套用到3.3V I/O標準電晶體，富士通開發出全球第一個把崩潰電壓從6V提高到10V的電晶體。在電晶體結構方面，為了讓新電晶體適合用在功率放大器，在最高震盪頻率43 GHz下1mm (0.6 W/mm)閘極寬度達到0.6W功率輸出(如附圖2所示)，如此效能足以作為WiMAX的電源電晶體。新款電晶體在基本可靠性測試中亦有良好的表現。

未來的發展
富士通新開發的高電壓電晶體，讓業者更容易開發出具備高崩潰電壓、且適用在功率放大器的CMOS邏輯電晶體。富士通將持續發展這項技術，將功率放大器與控制電路整合在單一晶片中，實現低成本、高效能功率放大器模組的目標。

詞彙與註解
1 CMOS邏輯:
一種邏輯電路，含有 N-type (負型) 與P-type (正型) 金屬氧化半導體(MOS)電晶體，以及相關的內連線路。互補金氧半導體(CMOS)邏輯晶片是目前積體電路的主流，因為這類晶片擁有低功耗的特性。
2 導通電阻:
當電晶體導通時，源極與汲極之間的電阻。導通電阻越低，頻率就越高，元件也擁有更好的高輸出特性。

關於香港商富士通微電子有限公司台灣分公司(Fujitsu Microelectronics Pacific Asia Ltd., Taiwan Branch)
香港商富士通微電子有限公司台灣分公司為富士通半導體事業體系之一員，主要負責富士通微電子在台灣市場半導體的銷售業務，提供廣泛且多元化的產品系列與配套解決方案。
香港商富士通微電子有限公司台灣分公司的產品包括：專用積體電路（ASIC）、微控制器（MCU）、特定應用標準產品（ASSP）/系統單晶片（SoC）和系統儲存晶片。該公司的前身為1996年10月29日成立的新加坡商富士通亞太微電子股份有限公司台灣分公司，並於2005年7月5日正式更名。富士通微型電子亞太有限公司與富士通微電子（上海）有限公司、新加坡的富士通微電子亞洲私人有限公司共同組成亞太地區的設計、開發及技術支援網路。有關詳細公司資訊請瀏覽http://cn.fujitsu.com/fmc/tw網站。

- 新聞稿有效日期，至2009/01/31為止

上一篇：NVIDIA CUDA技術大幅加速科學研究的步伐
下一篇：IOGEAR隨走隨寫的｢數位電子筆｣