除了保留傳統Poly SiON閘極堆疊(gate stack)的成本優勢及使用專利製程技術外，聯電的28HLP製程技術可提供其他28奈米HLP Poly SiON產品所不及的高成本效益以及效能和功\耗的臻進。強化的28奈米HLP Poly SiON製程提供平順的40奈米遷移路徑(migration path)，便於設計的採用且可加速上市時程。

聯華電子先進技術開發處副總經理簡山傑表示:「聯電與新思科技的密切合作已維持多年且橫跨不同的技術世代。新思科技是一家值得信賴的IP領導廠商，雙方在28奈米製程上的擴大合作代表彼此在協助客戶開發複雜SoC設計上的承諾，而我們期待將這些下世代產品帶給我們的客戶。」

新思科技廣泛的嵌入式記憶體和標準單元庫(cell library)產品內容不但針對速度、功\率和面積進行優化，同時也已經矽晶驗證(silicon proven)並用於超過十億的晶片中。DesignWare嵌入式記憶體和邏輯庫包含諸如休眠、睡眠和關機等先進功\耗管理功\能，以及可協助延展行動應用裝置之電池續航力的功\耗最佳化工具(Power Optimization Kit)。此外，新思科技的整合STAR Memory System®測試修復解決方案能讓設計人員在降低整體晶片面積的狀況下達成較佳的測試品質及較高的嵌入式記憶體產出。

新思科技IP及系統行銷副總裁John Koeter表示:「新思科技與聯電的客戶將受惠於雙方的合作，透過使用經聯電28奈米製程技術測試過的IP，其所設計的SoC產品將更顯出眾。就提供先進製程節點的高品質IP面向上，新思科技不斷交出漂亮的成績單，這層口碑讓設計人員對於能以較低的風險將DesignWare IP整合進SoC中且能有效掌握第一回晶片驗證(first-pass)的成功\率深具信心。」

關於DesignWare IP
新思科技乃一針對系統晶片設計提供高品質及經矽晶驗證之IP解決方案的領導廠商。DesignWare IP產品包含完整的介面IP解決方案，其中包括控制器、針對廣泛應用通訊協定的實體層(PHY)及驗證IP、類比IP、嵌入式記憶體、邏輯庫以及可配置處理器核心。此外，新思科技亦提供建構虛擬原型的SystemC轉換層級模型， 以用於軟體的快速開發以及矽前製程的開發。藉由其強大的IP開發方法、再利用工具，以及在品質和全面技術支援方面的密集投入，新思科技將協助設計人員加速產品上市時程及降低整合風險。與獲取更多DesignWare IP相關訊息，請參考下列網站: http://www.synopsys.com/designware; 或可上Twitter: http://twitter.com/designware_ip追蹤相關資訊。

關於新思科技
總部位於美國加州山景市(Mountain Veiw)的新思科技【Synopsys Inc. (Nasdaq:SNPS)】，為全球領先的電子設計自動化(EDA, Electronic Design Automation)廠商。專門提供先進的半導體設計軟體、驗證平台、智慧產權(IP) 、IC製造軟體，和FPGA解決方案等產品，以協助半導體及電子產業的業者，進行複雜的積體電路(IC)設計、系統晶片(SoCs)等產品的開發與生產，讓客戶得以簡化IC設計過程，加快產品問市的速度。Synopsys在北美、歐洲、日本和亞洲等近70個地區都設有分公司及辦事處，如需更詳盡資料，請瀏覽新思科技網站: http://www.synopsys.com 。

- 新聞稿有效日期，至2011/11/23為止

上一篇：人資人員唯有跳脫傳統行政角色 才能創造存在的價值
下一篇：On-Lap筆記型螢幕，筆電升級三螢幕最佳配備