Virtex®-7 2000T是首款2.5D IC堆疊技術的應用，其中藉由賽靈思的堆疊式矽晶互連技術提供全球最高的容量，是其他同類型元件容量的兩倍，並大幅超越摩爾定律對單顆28奈米FPGA邏輯容量的限制。若採用賽靈思的Virtex-7 2000T FPGA取代大容量ASIC元件，客戶可以相約的成本，但只需三分之一的時間成功設計各種整合式系統，可有效增加系統頻寬和透過減少I/O互連來降低功耗，並加快先進的ASIC系統之原型開發與模擬作業。

賽靈思公司可編程平台開發事業部資深副總裁Victor Peng表示：「Virtex-7 2000T FPGA無論對賽靈思的創新歷程和產業合作經驗，都是一項重大的里程碑。這款新產品對我們客戶極重要，若沒有堆疊式矽晶互連技術，即使FPGA跨入下個世代，也可能無法擁有這麼高的容量。此項技術可立刻在既有的各項設計中加入全新功能，而不需要ASIC元件；可將三顆或五顆FPGA整合成單一的FPGA 而減低成本；或者可以使用我們最大型的FPGA ，比一般世代交接所需的時程至少早一年時間投入原型開發和設計系統模擬器。」

以往同一FPGA系列中最高容量的元件都是最後才出貨給客戶的產品，原因是新的半導體製程必須要經過一段時間才能投產，每片晶圓也必須達到合格的良率，才能讓具備最高容量的元件達到符合經濟效益的生產狀態。賽靈思的堆疊式矽晶互連技術可將四顆獨立的FPGA晶粒在被動式矽中介層互連，打造全球最完美的高容量單顆可編程邏輯元件。

安謀國際科技公司設計技術與自動化部門副總裁John Goodenough表示：「我們ARM®很榮幸能與賽靈思合作，將這款領先同級產品的Virtex-7 2000T元件建置在ARM的驗證基礎架構中。這款全新的元件提供了彈性且鎖定特定目標的模擬架構，大幅提升容量，讓我們能更容易為下一代的處理器進行完整的系統驗證。」

Virtex-7 2000T 元件提供整合平台，協助設備製造商降低功耗、提高性能與容量。藉由去除電路板上不同IC的I/O介面，有效地降低系統的整體功耗。另外，由於電路板上使用較少的IC元件，客戶還能降低材料清單、測試及開發週期的成本。由於晶粒並列在被動式矽中介層中，因此這項技術能克服多個晶粒層層堆疊所衍生的功耗與可靠度問題。中介層中內的每顆晶粒之間有超過一萬個高速互連點，提供眾多應用所需的高效能整合度。

Virtex-7 2000T FPGA為客戶提供以往只有高容量ASIC元件才有的容量、性能及功耗，更具備了各種可重新編程的優點。在越來越多系統和市場中，ASIC的發展受到經濟因素的不利影響，然而Virtex-7 2000T提供一個可擴充的獨特替代方案，降低了因重新設計帶來的風險，並省下28奈米客制化IC動輒超過5,000萬美元的NRE成本。

賽靈思所有28奈米元件包括 Artix™-7、Kintex™-7、Virtex®-7 FPGA及Zynq™-7000 EPP ，均採用統一架構支援設計工作，讓客戶能在不同系列元件上重複使用既有的IP。這些元件均採用台積電28奈米HPL(低功耗的高介電金屬閘極)製程技術，讓FPGA的靜態功耗比其他同類元件少50%。隨著元件容量持續攀升，具備低靜態功耗的FPGA越顯重要，採用28奈米HPL的Virtex-7 2000T元件，遠比其他採用多顆FPGA的方案耗用較少的功耗。

更多詳情
Virtex-7 V2000T FPGA初期工程樣品已開始供貨。客戶現在可善用7系列FPGA在價格、性能和低功耗方面的優勢，著手進行設計工作。欲知更多詳細資訊，請至http://www.xilinx.com/virtex7參看首款Virtex-7 2000T元件展示說明，這款元件透過少量電力即可使用晶片內部70%以上的資源，用電量遠低於其他運用多顆FPGA建置的設計。

關於賽靈思
美商賽靈思（Xilinx, Inc.(NASDAQ: XLNX)）是全球最完整可編程邏輯解決方案之領導廠商。欲獲得更多關於賽靈思的資訊，請瀏覽賽靈思公司網站：http://www.xilinx.com/。

- 新聞稿有效日期，至2011/11/27為止

上一篇：富士通半導體推出通過NAGRA認證之機上盒晶片組
下一篇：ADI 推出新型微波 PLL 頻率合成器