(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日宣布，為協助各式處理器核心的優化設計實作，將擴充DesignWare®雙重嵌入式記憶體 (Duet Embedded Memory )以及邏輯庫IP (Logic Library IP)之產品組合，成為新的DesignWare HPC (高效能核心) 設計套件(Design Kit) ，其內容還包含高速及高密度記憶體實體(memory instance)和標準元件庫(cell library)，讓SoC設計人員可實現晶片內(on-chip )CPU、GPU 及 DSP IP核心的最佳化，讓速度、面積及功耗達到最佳水準，或根據不同應用狀況讓三者達成最佳平衡。
Imagination Technologies公司IMGworks SoC設計執行副總裁Mark Dunn表示：「利用新思科技的記憶體和標準元件程式庫，我們的IP核心在面積及功耗實作上有顯著提升。我們利用新思科技HPC設計套件的元件和記憶體，打造PowerVR™ Series6 GPU核心。整體而言，我們成功地減少動態功耗(dynamic power)達25%、縮小面積達10%，甚至在某些區塊(block)還能實現14%的面積縮減率。此外，我們也建立一套修正設計流程，協助提升30%的實作周轉速度(implementation turnaround time)。」
新思科技完整的DesignWare IP產品組合包含經矽晶驗證(silicon-proven)的嵌入式記憶體編譯器(memory compiler)和標準元件庫，可支援各式晶圓廠並滿足180至28奈米製程的需求，目前市面上已有超過30億個晶片使用新思科技的技術。DesignWare嵌入式記憶體及元件庫雙重組合包含所有實體IP要件 —如: 標準元件、SRAM編譯器、暫存檔案(register file)、ROM、資料路徑庫(datapath library)及功耗最佳化工具(Power Optimization Kit，POK)—用以進行完整的SoC實作。此外，新思科技尚提供其他選項: 超電壓/低電壓(overdrive/low- voltage)之製程、電壓和溫度(process, voltage and temperature ，PVT)邊界(corner)、多重頻道元件(multi-channel cell)以及記憶體自我測試(memory built-in self-test ，BIST)和修復(repair)等。DesignWare HPC設計套件新增效能、功耗、面積最佳化的標準元件和記憶體實體，以因應先進CPU、GPU 和DSP 核心對速度和密度的特殊要求。
芯原公司(VeriSilicon)設計統籌副總裁李念峰表示：「用於處理器核心實作的實體IP對於晶片設計的功耗、效能及面積影響甚鉅。在影響實現最佳實作的因子中，就主要CPU核心的hardening過程而言，DesignWare雙重嵌入式記憶體和邏輯庫是協助我們達成效能精進的最大功臣。新的DesignWare HPC設計套件包含我們所需的特殊元件及SRAM，能協助先進處理器核心實現最大效能，同時縮小面積並降低功耗。」
CEVA行銷副總裁Eran Briman表示：「舉凡智慧型手機、平板電腦、智慧型電視和基地台等先進電子產品都需要DSP，而每種產品對於最佳化的需求不一，除了實現最佳效能外，設計人員仰賴我們的DSP核心以盡可能減少功耗並縮小矽晶面積。我們期待繼續與新思科技合作，協助共同客戶達成嚴謹的設計目標。」
HPC設計套件包含快速快取記憶體(cache memory)實體以及經效能校正之正反器(flip-flop)，可提升DesignWare雙重套裝組合的速度達10%。為了減少動態功耗、漏電功耗以及晶格面積(die area)，新的套件提供面積優化、多位元之正反器和超高密度雙埠SRAM，能縮小面積及功耗達25%，同時維持處理器的效能。
此外，新思科技也提供優化設計流程腳本(scripts)以及專業核心優化諮詢(包括FastOpt實作服務)，協助設計團隊在最短時程內達成處理器及SoC的設計目標。
Imagination Technologies公司副總裁Mark Dunn則補充說明：「凡使用我們公司IP的設計人員，不論是PowerVR繪圖、視訊，或是MIPS處理器、Ensigma通訊處理器等，都能因使用新思科技HPC設計套件而受惠，而這主要歸功於雙方長期的合作關係，以及新思科技為我們的客戶所提供的服務。透過與新思科技的策略合作，我們將提供務實的解決方案，協助客戶利用我們的IP，在最短的時間內完成最佳功效、功耗及面積的設計。」
新思科技IP及System行銷副總裁John Koeter表示：「負責處理器核心實作的設計人員必須在速度、功耗及面積之中做取捨，以設法達成應用成品的最佳化。至於如何達成設計最佳化，實體IP扮演重要的角色。我們與各類處理器核心實作的客戶及IP夥伴密切合作，以便了解達成最佳設計成效的方法，而這些合作的成果都反映在新的DesignWare HPC設計套件上。透過這些套裝工具，設計人員可利用所需的特殊元件及記憶體，讓CPU、 GPU 及DSP核心實現速度、功耗及面積的最佳化。」
上市時程
針對主流28奈米製程的DesignWare HPC設計套件將於2013年7月上市。欲獲取更多DesignWare HPC設計套件的資訊，請參考http://www.synopsys.com/hpc-ip- 新聞稿有效日期，至2013/07/26為止
聯絡人 ：杜婉寧
聯絡電話：2704-3024#152
電子郵件：winnie.tu@veda.com.tw
 上一篇：漢能太陽能再獲大股東增持
 下一篇：X-FAB針對可攜式類比應用提供180nm最佳化的製程
|
■ 我在中國工作的日子（十四）阿里巴巴敢給股票 - 2023/07/02 ■ 我在中國工作的日子（十三）上億會員怎麼管理 - 2023/06/25 ■ 我在中國工作的日子（十二）最好的公司支付寶 - 2023/06/18 ■ 我在中國工作的日子（十一）兩個女人一個男人 - 2023/06/11 ■ 我在中國工作的日子（十）千團大戰影音帶貨 - 2023/06/04 ■ 我在中國工作的日子（九）電視購物轉型電商 - 2023/05/28 ■ 我在中國工作的日子（八）那些從台灣來的人 - 2023/05/21 ■ 我在中國工作的日子（七）嘉丰資本擦身而過 - 2023/05/14 ■ 我在中國工作的日子（六）跟阿福有關的人們 - 2023/05/07
|
