(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日宣布，為台積電16奈米FinFET參考流程提供完整的設計實作解決方案。雙方共同開發的參考流程乃奠基於台積電的設計規則手冊(Design Rule Manual，DRM) V0.5版及SPICE中的工具驗證。
台積電與新思科技將繼續合作，就設計工具進行16奈米FinFET V1.0版驗證，合作內容包含元件模型模擬 (device modeling)和寄生元件參數擷取 (parasitic extraction)、布局繞線(place and route，P&R)、客製化設計、靜態時序分析(static timing analysis，STA)、電路模擬、電源分析(rail analysis)，以及包含在新思Galaxy?實作平台(Implementation Platform)的實體及電晶體驗證技術。SoC設計團隊可使用通過矽晶驗證(silicon-proven)的解決方案，執行以FinFET為主的設計，再加上參考流程，則台積電16奈米製程的先期採用客戶便可發揮FinFET技術，開發出更快速、更具功耗效率的設計。
台積電設計建構行銷處資深處長Suk Lee表示：「台積電與新思科技合作，進行16奈米FinFET技術的方法論創新及工具整合。雙方長期的合作關係包含設計實作流程，以及協助先期採用客戶取得先進製程技術並加速FinFET技術的佈署。」
新思科技設計製造產品行銷副總裁Bijan Kiani表示：「我們與台積電密切合作完成完整的FinFET實作流程，可提供雙方共同客戶在量產時佈署使用。Galaxy流程讓FinFET技術的採用透明化，因此設計人員可以無接縫地利用該先進製程技術在效能及功耗上的優勢。」台積電推出的完整實作解決方案，能讓16奈米參考流程的先期採用客戶，充分實現功耗、效能、面積及製造的技術優勢。
而新思科技Galaxy實作平台提供支援台積電16奈米參考流程的工具和方法論，包括：
‧ IC Compiler：先進技術支援16奈米FinFET量化(quantized)規則、FinFET格線置放(grid)規則以及先進的優化方法論，包括PBA vs GBA時序關聯及低電壓分析，以達最佳效能、功耗及面積。
‧ IC Validator：利用DRC及DPT的規則檢查，檢驗FinFET參數，包括邊界(fin boundary)規則以及延展式 dummy cell。
‧ PrimeTimeR：先進的波形傳播(waveform-propagation)延遲計算，提供FinFET製程所需的絕佳STA簽核(signoff)正確性。
‧ StarRC?：首創使用FinFET「實際剖繪資訊」(real profile)，為正確的電晶體層級(transistor-level)分析，提供最準確的MEOL(middle-end-of-line)寄生元件參數擷取。
- 新聞稿有效日期，至2014/01/16為止
聯絡人 ：林珊
聯絡電話：02-27043024分機153
電子郵件：Christina.Lin@veda.com.tw
 上一篇：2013亞太區3C消費產品消費行為大調查
 下一篇：102年度開放資料（Open Data）應用輔導申請須知說明會
|
■ 我在中國工作的日子（十四）阿里巴巴敢給股票 - 2023/07/02 ■ 我在中國工作的日子（十三）上億會員怎麼管理 - 2023/06/25 ■ 我在中國工作的日子（十二）最好的公司支付寶 - 2023/06/18 ■ 我在中國工作的日子（十一）兩個女人一個男人 - 2023/06/11 ■ 我在中國工作的日子（十）千團大戰影音帶貨 - 2023/06/04 ■ 我在中國工作的日子（九）電視購物轉型電商 - 2023/05/28 ■ 我在中國工作的日子（八）那些從台灣來的人 - 2023/05/21 ■ 我在中國工作的日子（七）嘉丰資本擦身而過 - 2023/05/14 ■ 我在中國工作的日子（六）跟阿福有關的人們 - 2023/05/07
|
