|
(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)今日宣布推出IP套件式解決方案(IP Accelerated Initiative)，協助設計人員大幅降低將IP整合在SoC設計的難度及所耗費的時間。藉由新增的IP原型建造套件、IP虛擬開發套件以及客製化的IP次系統，此解決方案強化新思科技旗下已獲矽驗證(silicon-proven)的廣泛DesignWareR IP組合 ，可加速原型建造(prototyping)、軟體開發以及SoC與IP的整合。新思科技此次推出的IP套件式解決方案，跳脫傳統的IP供應模式，將協助客戶以較少的作業時間、較低的風險和較迅速的上市時程成功地達到IP整合。 隨著SoC設計軟硬體複雜度與日俱增，光靠傳統的IP block已無法因應日益增加的SoC設計和整合挑戰，開發人員將仰賴IP廠商提供更多協助，以符合設計專案的時程規劃。而IC設計人員所需的解決方案，必須能簡化IP配置以及縮短IP與SoC的整合過程，同時還要能加快軟體開發的作業。新思科技IP套件式解決方案，恰如其分能夠解決IC設計人員在IP實作、軟體開發和IP整合階段所遇到的困境。 Semico Research公司的ASIC和SoC資深市場分析師Richard Wawrzyniak表示，隨著設計複雜度的增加，加上設計成本的提高以及上市時程的縮短，預計在2012年和2018年之間，使用第三方IP的比例將超過兩倍。因此，越來越多的公司轉向尋求第三方IP廠商，如新思科技等的協助，利用類似IP套件式解決方案，降低開發成本、減少整合風險以及滿足上市時程需求。 DesignWare IP原型建造套件 (IP Prototyping Kits)
DesignWare IP原型建造套件以經驗證的參考設計(proven reference designs)為核心，能讓設計人員即刻在SoC中進行IP實作。為減少IP原型建造和整合的作業，IP原型建造套件提供必要的硬體和軟體資源，包括：以HAPSR-DX FPGA為基礎，具備預先配置IP(pre-configured IP)和SoC整合邏輯的原型建造系統、PHY子板(daughter board)、模擬測試台(simulation testbench)和以DesignWare ARCR處理器為核心，能執行Linux、參考驅動程式和應用範例的32位元軟體開發平台。IC設計人員可針對其設定的開發應用，透過包含新思科技coreConsultant IP配置工具、ProtoCompiler合成以及除錯工具和編輯腳本(compilation script)等工具的快速迭代流程(iteration flow)來調整標準IP配置。
DisplayLink全球銷售資深副總裁John Cummins表示：「我們有50%的預算編列在軟體開發上，因此我們勢必得強化系統專業度以提供客戶更好的支援。我們的重點不只放在取得個別的IP block，還必須將IP整合至整體SoC中並得到驗證。新思科技的IP套件式解決方案的推出，適時地呼應影響一個公司能否具有IP軟體開發能力並將其整合在SoC設計中的關鍵性需求。」 DesignWare IP虛擬開發套件 (Virtual Development Kits)
DesignWare IP虛擬開發套件是由參考虛擬原型(reference virtual prototype)組成的軟體開發套件(SDK)， 其中包括多核心ARMR CortexR-A57 Versatile? Express板模型和DesignWare IP可配置模型。除了能在LinaroR LinuxR上執行外，DesignWare IP虛擬開發套件也包含DesignWare IP專屬的參考驅動程式，及提供非侵入式(non-intrusive)的除錯控制和可視性(visibility)。 軟體開發人員可利用IP虛擬開發套件或IP原型建造套件，作為伴隨SoC開發過程的先期軟體開發、測試上線(bring-up)、除錯和測試階段的驗證目標。此外，針對Linux軟體推疊(software stack)的開箱即用支援(out-of-the-box support)可確保軟體開發人員即時使用，並讓他們能將專注力放在驅動程式、開機程式碼(bootcode)和韌體(firmware)等IP特定的軟體上。 不管是IP虛擬開發套件或IP原型建造套件，都可輕易插入既有的軟體工具鏈中，並與最普遍的嵌入式軟體除錯器無縫式接合(interface)，提供全系統性(system-wide)的除錯和分析功能。此外，這兩種套件也能輕鬆擴展以代表完整的SoC(represent the full SoC)，如此可達到整體主機板支援套件(board support package，BSP)的先期快速開發。 VDC Research公司M2M暨嵌入式科技部執行副總裁Chris Rommel表示，由於軟體容量和複雜度的增加，半導體廠商不斷尋求可降低成本、縮短嵌入式軟體開發作業的新解決方案。這些廠商投注於軟體開發的心力超過整體開發作業的一半，而新思科技的DesignWare IP虛擬開發套件將能協助這些公司在軟體日益當道的市場中維持競爭力。 客製化的IP次系統 (IP Subsystems)
新思科技的專業團隊擁有IP次系統整合的廣泛專業知識，能協助設計人員針對特殊應用需求進行DesignWare IP的客製化以及將IP整合至SoC設計中。客戶可利用新思科技在IP上的專業取得預先驗證(pre-validated)、充分整合的次系統，如此可降低IC配置(assemble)和整合IP 的作業及成本。如此一來，設計人員就能把重心放在SoC的差異化，而不需要把時間耗費在開發或整合標準IP中。 新思科技資深副總裁暨解決方案事業群總經理Joachim Kunkel表示：「為了維持競爭優勢，廠商得不斷面對上市時程的壓力，而傳統的IP供應方式顯然已無法滿足他們的需求，客戶希望IP廠商能解決軟體內容和晶片複雜度與日俱增的問題。透過新的IP原型建造套件、IP虛擬開發套件以及客製化的次系統，新思科技IP套件式解決方案可協助設計人員達成更快速的IP原型建造，並讓IP整合更容易、軟體開發更輕鬆。」 上市時程及相關資源
針對部分DesignWare IP的DesignWare IP原型建造套件和IP虛擬開發套件，預計七月上市。 - 新聞稿有效日期，至2014/07/20為止
聯絡人 ：卓子芸
聯絡電話：02-27043024
電子郵件：Tracy.Cho@veda.com.tw
 上一篇：聯眾國際下週一截飛 移動遊戲增長迅猛 業務看好
 下一篇：新思全新矽驗證DesignWare USB 3.0和USB2.0
|
