加速建置和驗證作業：Vivado HLS 的加強功能包含更佳 QoR (Quality-of-Results)的 C 語言合成技術及強化 AMBA AXI-4介面的自動推理功能，以至提升整合時間與品質。Vivado HLS 可直接從 C 演算法的規格中建置 IP 和進行驗證作業，不僅快速達到可匹敵手寫編程的 RTL 和驗證，並可比 RTL 模擬速度快上好幾個次方級。目前已有超過千名系統設計師採用的 Vivado HLS 也支援不斷成長的硬體建置式軟體函式庫生態體系。這個加強功能後的 Vivado 設計套件2014.3版，可支援超過40項 OpenCV 函數，現由賽靈思科技創投公司和聯盟計畫夥伴 Auviz Systems公司提供。

加速整合時間：Vivado IPI 的加強功能包括：藉由串流和記憶體映射 AXI 互聯之間的自動化連結，可促進和簡化採用 Zynq SoC 系統之IP整合作業。而 Vivado IPI 的另一項新功能是針對賽靈思優質聯盟夥伴 IP 的推按式 IP 評估要求。Vivado 設計套件 2014.3版新增了Xylon? logicBRICKS? 評估 IP 核心，而未來的版本將擴大和加入其他聯盟計畫成員的IP。全新的 logicBRICKS IP 可快速評估有效率的影像與視訊 IP，並可進一步擴充 Vivado IP Catalog。

加速系統設計和軟體開發：賽靈思的軟體開發套件 (SDK) 已加入系統儀表和效能可視化功能，可快速發現系統效能瓶頸，並執行假設性流程。賽靈思 SDK 2014.3版提供能與 FPGA 架構共同運作的可配置式 AXI 流量生成器，讓設計人員在開發週期中提早設計嵌入式軟體。

UltraFast嵌入式設計方法指南：為使 Vivado 的 UltraFast? 設計方法更完備，賽靈思推出全新的UltraFast 嵌入式設計方法指南 (UG1046)，為設計團隊 (包含系統設計師、軟體工程師和硬體設計師) 提供各種最佳實務作法，並可運用各種 Zynq All Programmable SoC 元件實現可預期的成功并提升嵌入式系統的生產力。

供貨時程

Vivado® 設計套件2014.3版本已可支援賽靈思7系列、Zynq All Programmable SoC 和 UltraScale?元件。請至 www.xilinx.com/download 網站下載 Vivado 和賽靈思 SDK。欲瞭解更多相關資訊，請觀看 What's New in Vivado 2014.3 QuickTake 影片、註冊參加線上訓練課程、運用 UltraFast 設計方法和 Vivado 設計套件中的目標參考設計，即可快速提升設計生產力。

關於賽靈思

賽靈思公司 (Xilinx, Inc.；NASDAQ：XLNX) 是全球 All Programmable FPGA、SoC 與 3D ICs 的領導廠商。這些業界領先的元件與其新一代設計環境和IP相結合，將能滿足客戶對於可編程邏輯系統整合的多元需求。欲瞭解更多賽靈思公司資訊，請瀏覽 www.xilinx.com 網站。

賽靈思相關資訊：

賽靈思優酷：http://i.youku.com/xilinx

賽靈思新浪微博：http://weibo.com/xilinxchina

賽靈思中文用戶社區討論：http://forums.xilinx.com/cn

賽靈思YouTube：http://www.youtube.com/XilinxInc

賽靈思Twitter：https://twitter.com/XilinxInc

賽靈思Facebook：http://www.facebook.com/XilinxInc

賽靈思使用者社群論壇：http://forums.xilinx.com/

- 新聞稿有效日期，至2014/11/09為止

上一篇：天合反擊質疑今復牌 三季度收入上升36.7% 毛利上升44.3%
下一篇：錦鑫光電完成美河市住商大樓燈光控制系統