新思科技一直扮演台灣半導體產業發展「策略夥伴」的角色，多年來不斷引進創新的技術，協助本地廠商突破研發瓶頸，提升IC設計效能與縮短產品上市時程，與台灣半導體產業共同成長與茁壯; 新思科技於2012年合併思源科技，不僅是近年來外商對台金額最大的投資案，也為急需成長動能的台灣半導體產業注入技術活水。

陳志寬說明：「在合併思源之後，雙方的研發小組經過兩年的成功磨合，目前台灣新思科技(Synopsys Taiwan) 擁有超過370位高階半導體軟體研發人才，是在台外商軟體公司中規模最大的研發團隊，這個團隊不僅從事創新技術研發，提供客戶技術支援，並與產學研界展開合作，有助推動半導體的產業發展，與提升台灣整體的研發能量。」

新思科技致力協助合作夥伴技術升級

在協助合作夥伴技術升級方面，最近新思科技與國際級的大廠及台灣重量級客戶如ARM、AMD、MediaTek、Realtek、TSMC、UMC等廠商，都有密切的合作。以下僅列出部分案例：

新思科技(Synopsys)與台積公司(TSMC)：新思科技最近以介面IP和與台積公司合作研發的16奈米FinFET Plus 設計基礎架構，獲頒台積公司「2014年度最佳夥伴獎」。新思科技與台積公司已建立長達15年以上的合作關係，而雙方最近的合作成果，透過將新思科技IP、設計工具及晶片設計所需的參考流程最佳化，加速FinFET製程技術應用在高效能及低功耗系統單晶片(SoC)設計上。新思科技已連續五年在IP及電子設計自動化(Electronic Design Automation, EDA)技術獲得台積電的表揚。

新思科技(Synopsys)與安謀國際(ARM)：新思科技(Synopsys)與安謀國際(ARM)具有超過二十年的合作關係，近日更簽署一項多年期的協定，擴大新思科技使用ARM IP及相關技術的範疇，有助於在以ARM架構為基礎的SoC晶片設計上，使用新思科技的先進優化設計工具及方法論。透過這項協定，新思科技在晶片製造前(pre-production)就能取得ARM Cortex® 處理器應用在ARM v8-A和v7-A架構、ARM Mali™ GPUs、ARM CoreLink™系統IP、ARM Artisan®實體(physical) IP和ARM POP™ IP等相關資訊，在協助設計人員提升產品功耗、效能和縮小面積的需求，可同時降低成本並縮短上市時程。

新思科技(Synopsys)與聯華電子(UMC)：透過新思科技的DesignWare®邏輯庫的IP組合，和Galaxy™實作平台的一部分-寄生StarRC™解決方案的協助，成功完成了聯華電子第一個14奈米FinFET製程驗證工具的設計專案，可加速聯華電子14奈米FinFET製程矽智財與相關設計的認證。

新思科技(Synopsys)與聯發科技(MediaTek)：聯發科技(MediaTek)於其層階設計(hierarchical design)實作中採用新思科技的IC Compiler™布局繞線解決方案。此前聯發科技於區塊實作(block implementation)採用IC Compiler的成功合作經驗，促成這次將IC Compiler的佈署擴展至整體流程(full flow)中，從階層設計規劃、高層和區塊層級的布局繞線，到最後的晶片組裝，都將採用IC Compiler 解決方案。

新思科技(Synopsys)、瑞昱半導體(Realtek)與聯華電子(UMC)：三方合作達成瑞昱RTD2995 UHD智慧電視控制器SoC晶片一次完成矽晶設計(first-pass silicon success)的目標，該新型智慧電視SoC採用聯電經生產驗證(production-proven)的40奈米低功耗製程技術，是業界第一個支援4K2K超高畫質(Ultra High Definition, UHD)影音格式的單晶片。同時，瑞昱半導體採用新思科技DesignWare® 嵌入式記憶體和邏輯庫(Embedded Memories and Logic Libraries)以及Galaxy™ 實作平台和專業服務(Implementation Platform and Professional Services)，達成其對效能、功耗及時程的嚴格目標。

新思科技的創新技術

新思科技最近推出IC Compiler II、Verdi® Coverage，以及IP套件式解決方案(IP Accelerated Initiative)等產品，凸顯新思科技的創新技術。

IC Compiler II：IC Compiler II是新一代佈局與繞線(place-and-route)解決方案，此解決方案乃目前具業界領導地位之IC Compiler™之創新產品，它是以全新的多執行緒(multi-threaded)架構為基礎，並具備超高容量(ultra-high-capacity)設計規劃(design planning)、獨特的時脈建造(clock-building)技術，和先進的整體分析收斂(global-analytical closure)技術，可協助客戶在進行晶片實體設計時，提升達10倍整體設計效能(physical design throughput)的生產力。

Verdi® Coverage：這項全新解決方案是由台灣新思科技的研發團隊開發完成，能協助驗證工程師快速建立有效率的驗證計劃、整合第三方及使用者本身定義的驗證指標(metrics)、串連驗證計劃與其所需的文件、利用交叉模擬方式直覺地(intuitively)追蹤驗證計劃及測試等級(test-level)指標、靜態資料檢驗、進行有條理的驗證、進行以VIP和FPGA為基礎的快速原型模擬等。Verdi Coverage讓驗證工程師可以瞭解整個專案的進度、管理復原資料(regression data)、執行驗證、追蹤專案的走向、產出報表，以能達到資源分配最佳化的終極目標。

IP套件式解決方案 (IP Accelerated Initiative)：IP套件式解決方案 (IP Accelerated Initiative)可協助設計人員大幅降低將IP整合在SoC設計的難度與時間。藉由新增的IP原型建造套件、IP虛擬開發套件以及客製化的IP次系統，此解決方案強化新思科技旗下已獲矽驗證(silicon-proven)的廣泛DesignWare® IP組合 ，可加速原型建造(prototyping)、軟體開發以及SoC與IP的整合。新思科技的IP套件式解決方案，跳脫傳統的IP供應模式，將協助客戶以較少的作業時間、較低的風險和較迅速的上市時程，成功地達到IP整合。

- 新聞稿有效日期，至2014/11/27為止

上一篇：Teradata天睿公司發佈Teradata Loom
下一篇：達梭系统宣佈與AKKA展開創新合作