藉由先前合作的基礎 (包括ARM Cortex-A57與Cortex-A53處理器的參考實作)，Cortex-A72核心參考實作更利用16奈米FinFET Plus製程的ARM POP IP、新思科技HPC方法論、以及Galaxy設計平台中最新工具與功能。而為能讓行動計算功率達到2.5 GHz的效能，此參考實作也納入多項軟體與解決方案，包括可用於RTL合成的Design Compiler Graphical、可用於佈局佈線的IC Compiler與IC Compiler II，及可用於簽核與ECO (Engineering Change Order)的PrimeTime® 解決方案等，並可以跟Lynx設計系統相容。而能達成此效能與功率等級的關鍵技術還包括：實作流程之實體導引(physical guidance)、用來提升功率的同步時脈(concurrent clock)與數據(data optimization)最佳化、先進時脈閘控(clock gating)、用來節省動態功率的低功耗時脈樹合成(clock tree synthesis)與多位元寄存器最佳化(multi-bit register optimization)、以及可降低功耗的signoff leakage recovery。
新思科技的IC Compiler II是一款功能齊全、量產就緒(production-ready)的netlist-to-GDSII實作系統，可達成最高產能與生產力，並提供最佳品質成果。IC Compiler II具備超高容量(ultra-high capacity)設計規劃、獨特的新式時脈建造(clock-building)技術及先進的整體分析收斂(global analytical closure)技術。這些技術可讓IC Compiler II達到5倍速的實作執行時間，同時只需一半的iteration次數，就能達成設定的目標效能，達到10倍的產能提升。
新思科技設計事業群(Design Group)執行副總裁暨總經理Antun Domic表示：「這次與ARM 的合作得以將新思科技的全新佈局佈線解決方案，整合至以ARM Cortex-A72處理器為基礎的設計。而Synopsys與ARM二十多年來的合作經驗，更確保雙方的共同客戶能使用最佳工具與方法論，來實現他們在設計上的目標與願景，並促進最先進的半導體設計發展。」
Synopsys的設計解決方案協助ARM 的IP新套件在行動裝置上實現優質的效能
採用ARM優質行動體驗(premium mobile experience) IP新套件(包括ARM Cortex-A72處理器、CoreLink CCI-500互連、Mali-T880圖形處理器、Mali-V550影像處理器、及Mali-DP500顯示處理器)的客戶，已成功運用新思科技的工具與方法論來設計及驗證其設計。在之前的合作時，雙方即已有效整合ARM v8-A處理器及先進Mali圖形處理器的設計，以及Cortex-A72核心的新參考實作，新思科技與ARM目前正共同擴展這些新IP套件的解決方案，包括：整合IC Compiler II 在內的Galaxy 設計平台所作的最佳化實作、以ARM v8-A為基礎核心之Virtualizer™開發套件(VDKs)所作的虛擬原型設計、最佳化模擬、驗證、進階除錯、驗證方法、驗證IP、Verification Compiler™產品與ZeBu®擬真解決方案；運用HAPS® FPGA的原型設計系統；以及使用Lynx 設計系統的完整晶片設計環境。此外，新思科技提供的Core Optimization Services可協助工程師最佳化CPU與GPU之效能、功率及晶片面積。
欲取得更多有關Synopsys 與ARM之間的合作，以及Synopsys對於ARM技術產品的最佳化解決方案之訊息，請前往下述鏈結：http://www.synopsys.com/ARM。
關於新思科技
新思科技加速了全球電子市場的創新。身為電子設計自動化（EDA）和半導體IP領域的領導者，新思科技的獨特軟體、IP和設計服務，協助工程師因應設計、驗證、系統和製造等環節中的各種挑戰。自1986年以來，全世界的工程師已透過新思科技的技術，設計和創造出數十億個晶片和系統。詳情請造訪： http://www.synopsys.com

###
新聞聯繫：

台灣新思科技
何茂宗 電話: (02) 23453020分機55826
吳俊瑩 電話: (03) 5794567 分機 30515

- 新聞稿有效日期，至2015/03/16為止

上一篇：全球萬名IT專業人士揭露大趨勢
下一篇：桑德國際獲納入恒生綜合中型股指數成分股