CPU處理核心數量的增加，使得每一核心可用的平均記憶體頻寬減少，因為CPU和SoC無法在一顆單晶片上延展平行DDR介面數量以滿足數量增加的核心需求。SMC 1000 8x25G藉由相容的8-bit Open Memory Interface (OMI) 25 Gbps管線與CPU建立介面，並且藉由一個72-bit DDR4 3200介面與記憶體橋接，因而大幅減少每一個DDR4記憶體通道所需的host CPU或SoC接腳數量需求，以達到更多記憶體通道並且增加可用的記憶體頻寬。

具備OMI支援能力的CPU或SoC可以利用廣泛的媒體類型，包含不同的成本、功能與效能組合而不需要針對每一類型整合一個獨特的記憶體控制器。相反的，如今的CPU和SoC記憶體介面通常被鎖死在特定的DDR介面協定例如DDR4，而其介面速率也是固定在特定類型。SMC 1000 8x25G是Microchip第一個提供媒體獨立OMI介面的記憶體基礎設施產品。

資料中心應用工作負荷需要仰賴OMI-based DDIMM記憶體產品，以提供如同今日平行連接DDR記憶體產品的高效能頻寬和低延遲。Microchip的SMC 1000 8x25G採用創新的低延遲設計，它和傳統整合式DDR (LRDIMM)控制器相比只增加不到4 ns延遲。也就是說，OMI-based DDIMM產品具備了幾乎等同於LRDIMM產品的頻寬和延遲效能。

Microchip資料中心方案事業處副總裁Pete Hazen表示：「Microchip很高興推出業界第一款串列記憶體控制器產品。新記憶體介面技術例如Open Memory Interface (OMI)讓廣泛的SoC應用能夠支援高效能資料中心應用的更高記憶體需求。Microchip進軍記憶體基礎設施市場，突顯我們對於改善資料中心效能與效率的投入。」

IBM Power Systems首席架構師Steve Fields表示：「IBM客戶的工作負荷需要越來越多記憶體，因此我們為POWER處理器記憶體介面做了一項策略決策，採用OMI標準介面以增加記憶體頻寬。IBM感謝能與Microchip締結夥伴以提供這項方案。」

SMART Modular、Micron和Samsung Electronics正在製造多種具備高接腳效率的84-pin Differential Dual-Inline Memory Modules (DDIMM)，容量從16 GB到256 GB，遵循JEDEC DDR5標準草案DDIMM構型規格。這些DDIMM將運用SMC 1000 8x25G並且將能無縫接入任何OMI相容25 Gbps介面。

OpenCAPI Consortium總裁Myron Slota表示：「Open Memory Interface (OMI)標準提供高接腳效率的串列記憶體介面，讓廣泛的CPU和SoC應用非僅能夠延展記憶體頻寬，而且可以在越來越多新興媒體類型例如儲存級記憶體之間無縫轉移。OpenCAPI提供免權利金的host和target IP，並推動廣泛的計畫以確保標準遵循。」

Google平台基礎設施技術長Rob Sprinkle表示：「Google客戶受惠於一些需要高效能記憶體的繁重資料應用，例如機器學習與資料分析。Google強力支持開放標準計畫，例如Open Memory Interface (OMI)提供了高效能記憶體介面以達成這些重要的頻寬與延遲效能目標。」

開發工具
為支援客戶建構相容於OMI標準的系統，SMC 1000配備設計導入附件與ChipLink診斷工具，以一個直覺式的圖形介面提供廣泛的除錯、診斷、組態和分析工具。

供貨與定價
SMC 1000 8x25G開始供應樣本，詳細資訊請參觀：https://www.microchip.com/smartmemory。
樣本訂購請洽詢Microchip業務代表。

- 新聞稿有效日期，至2019/09/07為止

上一篇：4SGaming致力打造區塊鏈DAPP遊戲生態圈的未來
下一篇：Dialog 領先業界推出汽車級可配置混合訊號IC產品