為了能在更複雜的系統中運用FPGA的並行處理能力，首次採用FPGA的開發人員需要靈活、易於使用的應用程式設計解決方案，最好能夠整合所有開發新興應用程式時所需的設計軟體和IP，且簡單容易上手。Lattice Propel的按建構逐步校正（correct-by-construction）開發工具可自動執行大部分設計流程，從而簡化整體系統開發。Lattice Propel將系統硬體與軟體設計結合到一套工具框架中，因此軟體開發人員可以在硬體準備就緒之前就開始建立系統軟體，而更快地將產品推向市場。

萊迪思半導體技術經理Gianluca Mariani表示：「萊迪思提供了強大的設計環境，支援諸如RISC-V之類的開放標準，使客戶可充分利用我們豐富的處理器IP生態系統而無須被專利技術和標準限制。當Lattice Propel設計環境結合FPGA的可重新程式化的設計特性，升級現有硬體和軟體來支援新興技術趨勢和產業標準就變得相當容易，如平台韌體保護恢復(PFR)標準。隨著Lattice Propel的發表，我們在小尺寸、低功耗嵌入式解決方案的全新藍圖上邁出了重要的一步。」

萊迪思半導體資深產品經理Roger Do表示：「Propel設計環境的發佈彰顯萊迪思致力於持續為開發人員提供完整軟體解決方案，以簡化與加速基於萊迪思FPGA的低功耗應用程式開發。FPGA開發新人也可以透過Lattice Propel GUI輕鬆地將IP從萊迪思IP函式庫拖放到他們的設計中，簡化設計流程；然後，該工具將自動完成設計佈局以納入新的IP。而經驗豐富的開發人員則可以使用Propel的文稿編輯，進行更精細的設計優化，或快速更新現有設計，將其遷移到接下來採用萊迪思FPGA的系統中。」

Lattice Propel設計環境的主要特性包括：

 Lattice Propel Builder—由一套完整的GUI和命令列工具支援、擁有豐富資源的系統IP整合環境。Lattice Propel Builder的客戶可以透過它存取萊迪思強大、定期更新的IP伺服器，從而讓開發人員可以在短短幾分鐘之內在基於萊迪思FPGA的設計上快速套用新IP。隨著這次的正式發佈，該伺服器現可提供八個處理器和周邊元件IP核心，包括符合RISC-V RV32I的處理器核心。萊迪思是首個在簡單拖放式系統構建環境中提供RISC-V存取支援並基於SRAM和快閃記憶體的FPGA供應商。為了簡化對許多複雜系統中的IP連接和管理，Lattice Propel Builder提供的所有IP核心均可與AMBA晶片上互連相容。
 Lattice Propel SDK—為進一步加速套用於Propel設計環境中的設計，Lattice Propel SDK可以在系統硬體準備就緒之前就開始軟體開發。Propel SDK包括符合產業標準的軟體開發工具，軟體函式庫和開發板級支援套件，便於開發人員快速、輕鬆地建構、編譯、分析和除錯應用程式。

Lattice Propel設計環境現已向萊迪思客戶推出。欲瞭解更多資訊，如Lattice Propel如何在十分鐘內將應用設計從概念應用到「Hello World」的演示，請參閱：
https://www.latticesemi.com/zh-CN/propel。

萊迪思將於台灣時間6月24日01:00以及6月30日14:00舉行主題為《使用Lattice Propel設計環境快速建構基於處理器的系統》的網路研討會，主要介紹何如使用Lattice Propel輕鬆建構、編譯、分析和除錯應用系統。欲註冊並參與研討會，請參閱：
http://www.latticesemi.com/zh-CN/About/Newsroom/Webinars。

- 新聞稿有效日期，至2020/07/20為止

上一篇：日清食品將成立「日清食品(香港)慈善基金」
下一篇：華碩火力全開！多款ASUS TUF Gaming系列新品即起上市