新思科技3DIC Compiler解決方案提供完整的晶片封裝協同設計和分析環境，可在封裝設計出最佳的 2.5D/3D 多晶片系統。該解決方案包含了台積公司設計巨集(design macro)的支援和以高密度中介層(interposer)為基礎、使用CoWoS®技術之導線(interconnect)的自動繞線(auto-routing)等功能。針對以RDL為基礎的 InFO 設計，則透過自動化的 DRC 感知之全角度多層訊號和電源/接地繞線(power/ground routing)、電源/接地平面設計和虛擬金屬填充(dummy metal insertion)，以及對台積公司設計巨集的支援，能將時程從數個月縮短至數周。

解決方案可用於以矽晶中介層(silicon interposer)為基礎的基板上晶圓晶片封裝(Chip-on-Wafer-on-Substrate，CoWoS®-S)以及高密度晶圓級且以RDL為基礎的整合扇出型封裝(Integrated Fan-Out ，InFO-R)設計。3DIC Compiler針對現今複雜多晶片(multi-die)系統所需的封裝設計提供的解決方案，可用於高效能運算 (high-performance computing，HPC)、汽車和行動等應用。

對CoWoS-S 和 InFO-R 設計來說，晶粒(die)分析需要在封裝環境和整個系統下進行。就設計驗證和簽核而言，晶粒感知(die-aware)封裝和封裝感知(package-aware)晶粒電源完整性(power integrity)、訊號完整性和熱分析(thermal analysis)皆非常重要。新思科技的3DIC Compiler整合了安矽思(Ansys)晶片封裝協同分析解決方案RedHawk ™系列產品，能滿足此關鍵需求，實現無縫分析(seamless analysis)且能更快速聚合成最佳解決方案。此外，客戶可藉由消除過度設計來實現更小的設計以及達到更高的效能。

新思科技設計事業群系統解決方案資深副總裁Charles Matar說道：「對於想要利用多晶片解決方案設計出新一代產品的客戶，新思科技與台積公司深知其所面臨的設計挑戰，而我們雙方的合作正提供客戶一個最佳的實作途徑。透過在單一的完整平台上提供原生實現(natively implemented)矽中介層和扇出型佈局(fan-out layouts)、物理驗證(physical verification)、協同模擬(co-simulation)和分析功能，讓客戶得以因應現今複雜的架構和封裝要求，還能提高生產力並縮短周轉時間(turnaround time)。」

欲知更多訊息，請參考新思科技3DIC Compiler的網頁：www.synopsys.com/3DIC
---------------------------------------------------------------------------------------------------------------------
關於新思科技 (Synopsys)
新思科技是專為開發電子產品及軟體應用的創新公司，也是提供「矽晶到軟體（Silicon to Software™）」解決方案的最佳合作夥伴。身為全球第15大的軟體公司，新思科技長期以來是全球電子設計自動化（EDA）和半導體IP領域的領導者，並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片（SoC）的設計工程師，或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師，新思科技都能提供所需的解決方案，以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪：http://www.synopsys.com。
###

新聞聯繫：

台灣新思科技
何茂宗 電話: (02) 23453020分機55826
吳俊瑩 電話: (03) 5794567 分機 30515

- 新聞稿有效日期，至2020/10/14為止

上一篇：OrCam Technologies宣布足球巨星梅西擔任品牌大使
下一篇：華住集團第二日招股 疫後復甦超越同業