西門子數位工業軟體近日推出 Catapult™ AI NN 軟體，可幫助神經網路加速器在特殊應用積體電路（ASIC）和晶片級系統（SoC）上進行高階合成（HLS）。Catapult AI NN 是一款全面的解決方案，可對 AI 架構進行神經網路描述，再將其轉換為 C++ 程式碼，並合成為 Verilog 或 VHDL 語言的 RTL 加速器，以在矽晶中實作。

Catapult AI NN 整合了用於機器學習硬體加速的開源套件 hls4ml，並整合西門子用於高階合成的 Catapult™ HLS 軟體。Catapult AI NN 由西門子與美國能源實驗室部門 Fermilab 及 hls4ml 的其他主要貢獻者合作開發，能滿足機器學習加速器設計對客製化矽晶功耗、效能和面積（PPA）的獨特要求。

西門子數位工業軟體副總裁暨高階設計、驗證與能效總經理 Mo Movahed 表示：「無論是神經網路模型的交付流程，或是將此模型手動轉成硬體實作，效率都非常低，且耗時、容易出錯，尤其是建立和驗證為特定功耗、效能和面積量身打造的硬體加速器變體時。透過令科學家和 AI 專家徹底善用業界標準的 AI 架構（例如神經網路模型設計），並將這些模型完美合成至針對功耗、效能和面積（PPA）進行過最佳化的硬體設計中，我們為 AI 和機器學習軟體工程師開創了前所未有的可能性。西門子新的 Catapult AI NN 解決方案，使開發人員能在軟體開發期間同時進行神經網路模型的自動化和實作，使 PPA 達到最佳表現，為 AI 開發的效率與創新開創新的紀元。」

隨著 runtime AI 與機器學習任務從資料中心移轉至消費性電器、醫療器材等各式設備，現今對適當大小的 AI 硬體需求迅速增長，以減少功耗、降低成本並實現最終產品差異化。然而，比起可合成的 C++、Verilog 或 VHDL 語言，多數機器學習專家更樂於使用 TensorFlow、PyTorch 或 Keras 等工具。過去，AI 專家一直無法經由簡單的途徑，在適當大小的 ASIC 或 SoC 實作中加速機器學習應用。

hls4ml 計畫即為了彌補此缺陷而生，該計畫從 TensorFlow、PyTorch 或 Keras 等 AI 架構中描述的神經網路產生出 C++ 程式碼。接著能部署 C++ 程式碼以進行 FPGA、ASIC 或 SoC 實作。

Catapult AI NN 將 hls4ml 的功能擴展至 ASIC 和 SoC 設計，其中包含針對 ASIC 設計量身打造的專用 C++ 機器學習函數庫。利用這些函數，設計人員能在各項來自 C++ 程式碼的替代性實作中，對延遲性和資源作出取捨，使 PPA 達到最佳表現。此外，設計人員現在還能評估不同神經網設計的影響，為硬體判定最佳的神經網路結構。

「粒子偵測器應用的邊緣 AI 約束條件極為嚴格」，Fermilab 新興科技實驗室副主任 Panagiotis Spentzouris 表示，「我們與西門子合作開發 Catapult AI NN 軟體，這個合成架構徹底善用我們科學家及 AI 專家的專業知識，而他們本身不需要成為 ASIC 的設計師。此外，這個強大的全新架構也非常適合經驗豐富的硬體專家使用。」

Catapult AI NN 現已開放早期採用者使用，並計劃於 2024 年第四季向所有使用者全面開放。欲深入瞭解 Catapult AI NN 軟體，請造訪：https://eda.sw.siemens.com/en-US/ic/catapult-high-level-synthesis/hls/ai-solutions/

- 新聞稿有效日期，至2024/07/19為止

上一篇：西門子推Catapult AI NN簡化先進SoC設計的AI加速器開發
下一篇：工業控制台連接的未來展望